Zrozumienie procesu projektowania HDL Design Flow dla układów FPGA (Field Progammable Gate Array)

Języki HDL (Hardware Description Language
– język opisu sprzętu) służą do opisu zachowania
i struktury systemu i układów projektowych.
Sukcesywnie w kolejnych opracowaniach
na naszym portalu będziemy dokonywać ogólnego
przeglądu projektowania układów FPGA
z pomocą języka HDL.

kontynuacja w pliku pdf

Słowa kluczowe:
HDL – Hardware Description Language,
HDL Design Flow,
FPGA – Field Progammable Gate Array,
ASIC – Application Specific Integrated Circuit,
RTL – Register Transfer Level,
XNF – Xilinx Netlist File,
floorplanning, placement, routing, implementing,
CLB, IOB, BUFT,
Xilinx Floorplanner,
PPR – Partition, Place and Route,

Adders – sumatory, Subtractors – układy odejmujące, Counters – liczniki, Registers – rejestry, Muxes – multipleksery

Komentarze z Facebooka

Komentarze obecnie - OFF.